排行榜 -

您的位置:首页 > ppt下载 > PPT课件 > 课件PPT > pci总线ppt

pci总线ppt下载

素材预览

pci总线ppt

这是pci总线ppt,包括了PCI总线概述,总线命令及总线协议,PCI总线的数据传输,总线仲裁与总线配置,PCI总线控制芯片S5933等内容,欢迎点击下载。

pci总线ppt是由红软PPT免费下载网推荐的一款课件PPT类型的PowerPoint.

第8章 PCI局部总线 PCI总线概述 总线命令及总线协议 PCI总线的数据传输 总线仲裁与总线配置 PCI总线控制芯片S5933 8.1 PCI 总线概述 PCI总线的特点: 1)高传输效率:133~266MB/S 2)支持突发传输(顺序读/写一批数据) 3)独立于处理器(不依附于某个具体处理器) 4)支持两种电压下的扩展卡(5V,3.3V) 5)支持多总线主控方式 6)存取时间延迟小 7)数据的完整性和可靠性 8)具有即插即用功能(自动选择未使用中断和地址) 9)合理的管脚安排 8.1.2 PCI信号定义 主设备:取得总线控制权的设备. 从设备:被主设备选中进行数据交换的设备. 信号类型: IN 单向输入信号,OUT:单向输出信号 T/S:双向三态输入/输出信号. S/T/S:持续且低电平有效的三态信号(主设备产生). O/D: 漏极开路. #: 低电平有效 3.接口控制信号 FRAME# S/T/S:帧周期信号,帧有效周期表示一次传输的开始和持续。Cycle Frame) IRDY# S/T/S:主设备准备好信号(Initiator Ready) TRDY# S/T/S:从设备准备好信号(Target Ready) 注: IRDY#, TRDY#同时有效,才能从主设备传送数据从设备. STOP# S/T/S:从设备发出的要求主设备终止当前的数据传送的信号。 LOCK # S/T/S:锁定信号 IDSEL IN:初始化设备选择信号 DEVSEL# S/T/S:设备选择信号 4.仲裁信号 REQ# T/S:总线占用请求信号 GNT# T/S:总线占用允许信号 5.错误报告信号 PERR# S/T/S:数据奇偶校验错误报告信号 SERR# O/D:系统错误报告信号 6.中断信号 PCI有4条中断线,分别是INTA#、INTB#、INTC#、 INTD# ,电平触发,多功能设备可以任意选择一 个或多个中断线,单功能设备只能用INTA#。 7. 64位总线扩展信号 AD[63:32] T/S:扩展的32位地址和数据多路复用线 C/BE[7:4]# T/S:总线命令和字节使能多路复用扩展信号线 REQ64# S/T/S,64位传输请求信号ACK64# S/T/S:64位传输允许信号 PAR64 T/S:奇偶双字节校验 8.2.1. PCI总线命令 8.2.2 PCI总线协议 PCI总线传输的一般规则: (1) FRAME# 和IRDY#信号定义了总线的忙/闲状态。 (2) 一旦FRAME#信号被置为无效,在同一传输期间不能重新设置。 (3) 除非设置了IRDY#信号有效,一般情况下不能设置FRAME#信号无效。 (4) 一旦主设备设置了IRDY#信号,直到当前数据期结束为止,主设备一般不能改变IRDY#信号和FRAME#信号的状态。 (5) 在完成最后一个数据期之后的时钟周期,主设备必须使IRDY#信号无效。 2.PCI总线的寻址 (1) I/O地址空间 在I/O地址空间,32位AD线全部被用来提供一个完整的地址编码(字节地址)。%UDBC0 AD[1:0]和C/BE[3:0]指明传输的最低有效字节。 (2) 内存地址空间 3.字节对齐 PCI总线上不能进行字节的交换。但是,具有64位通道的主设备可以进行DWORD(双字)的交换。主设备可以在每个新数据期开始的时钟前沿改变字节使能信号,且在整个数据期中保持不变。 4.PCI总线的驱动与过渡 从一个设备驱动总线到另一个设备驱动PCI总线之间设置一个过渡期,又称为交换周期,以防止总线访问冲突。 在每个地址(数据)期中,所有的AD线都必须被驱动到稳定的状态(数据),包括那些字节使能信号表明无效的字节所对应的AD线。 5.设备选择 8.3 PCI总线的数据传输过程 8.3.1.总线上的读操作 8.3.3 传输的终止过程 1.由主设备提出的终止 传输结束 超时(GNT#信号在内部延时计数器满后仍无效) 撤消FRAME#,建立IRDY#,直到TRDY#有效后传输完最后一个数据。 2.由从设备提出的终止(发出STOP#信号) 死锁后重试 断开(8个时钟周期内从设备不能对主设备做出响应)。 发出STOP#信号并保持其有效,直到FRAME#撤消为止。 PCI总线上的所有传输操作中,FRAME#、IRDY#、TRDY#和STOP#遵循的规则: 当STOP#信号有效时,FRAME#应该在其后的2~3个时钟周期内尽快撤消,但撤消时应使IRDY#有效,从设备应无条件的保持STOP#的有效状态直到FRAME#撤消为止。FRAME#撤消后,STOP#也应该紧跟着撤消。 在任何时钟的上升沿,如果STOP#和TRDY#同时有效,就表示是传输的最后周期,IRDY#要在下一个时钟的上升沿之前撤消,表示传输的结束。 对于被目标设备终止的传输,主设备要继续完成它,就必须用下一个未传输的数据的地址来重试访问。 8.4 总线仲裁与总线配置 8.4.1 PCI总线仲裁机制 PCI总线采用集中式的同步仲裁方法 握手方式:请求(REQ#)-允许(QET#) 8.4.2 PCI总线的配置空间 PCI设备的配置空间(64DW的配置寄存器) PCI设备的配置空间为即插即用(PnP)提供支持,完全实现设备的再定位。 PCI设备是一个物理设备,包括嵌入在PCI总线上的PCI器件或者是插入PCI插槽上的PCI卡 PCI功能是一个PCI物理设备可能包含的具有独立功能的逻辑设备,一个PCI设备可以包含1~8个PCI功能。如:一个PCI卡上可以包含一个独立的打印机模块,两个独立的数据采集器和一个独立的RS-485通信模块等。PCI规范要求每个功能都配备一个256B(64DW) 的配置空间。 在系统启动的时候由BIOS代码执行设备配置。一旦即插即用OS(如Windows2000)启动后,控制就传递给OS,OS接管设备管理。 定义一个PCI设备配置空间的目的在于提供一套适当的配置措施,使之实现完全的设备再定位而无需用户干预安装、配置和引导,并由与设备无关的软件进行系统地址映射。 所有PCI设备都必须实现PCI协议规定必需的配置寄存器,以便系统加电的时候利用这些寄存器的信息来进行系统配置。对PCI的配置访问实际上就是访问设备的配置寄存器。 1.配置空间的寻址方法 访问PCI设备配置空间时的必要条件: 1)只有当输入目标设备的IDSEL信号有效。配置访问不使用地址总线的AD[31:11]。 。利用地址总线的高21位产生IDSEL。 。桥设备通过译码产生IDSEL。 2)且在地址期内AD[1:0]为00时,才能被作为配置访问的目标设备。 3) AD[7:2]配合C/BE#信号选择配置寄存器。 2. 配置空间访问的类型 0类配置空间访问 对(正在运行的)当前PCI总线上的目标设备配置寄存器所进行的访问。 被配置访问的目标设备必须在地址期采样到其IDSEL输入信号有效,并且AD[1∶0]必须为00。 地址期,AD[10∶8]用于选择物理设备的八种功能之一。AD [7∶2]为选择该功能设备的配置寄存器号(双字号);AD[1∶0]必须为00。 数据期,AD[31∶0]传送的是配置读/写数据 0/1类配置空间访问时在AD总线的地址期内出现在AD总线上的信息格式: 1类配置空间访问 对(通过PCI/PCI桥连接的)下一级PCI总线上的目标设备(配置寄存器)所进行的访问。 地址期:AD[10∶8]用于选择物理设备的八种功能之一。AD [7∶2]为选择该功能设备的配置寄存器号;AD[15∶11]用于选择第二级总线上的某个设备的IDSEL信号有效,AD[23∶16] 放总线号,AD[1∶0]必须为01。 一旦PCI/PCI桥检测到1类配置访问,就有三种情况,须分别进行处理。 桥片中也有桥配置空间寄存器,存放有总线号和次级总线号等信息。 3、配置空间头区域(64DW)及功能 (4)基址寄存器(BADR) PCI设备的配置空间可以在微处理器决定的地址空间中浮动,以便简化设备的配置过程。 地址映射:系统初始化代码在引导操作系统之前,必须建立一个统一的地址映射关系,以确定系统中有多少存储器和I/O控制器,它们需要占用多少地址空间。当确定这些信息之后,系统初始化代码便可以把I/O控制器映射到合理的地址空间并引导系统。 基址寄存器:为了使这种映射能够做到与相应的设备无关,在配置空间的头区域中安排了一组供映射时使用的基址寄存器。 举例1:基址寄存器的值=FFFFFF01h =11111111111111111111111100000001b 位0=1,表示是一个I/O地址空间映射 位[31:2] 第一个为1的是位8,表示映射的I/O空间为256。 这意味着I/O映射的基地址应该起始于256的整数倍。 举例2:基址寄存器的值=FFF00000h =11111111111100000000000000000000B 位0=0,表示是一个存储器地址空间映射 位[2:1]=00b,它使32位存储器映射 位3=0,表示它不是预取存储器。 位[31:4] 第一个为1的是位20,表示映射的存储空间为1MB。 这意味着存储映射的基地址应该起始于1MB、2MB、3MB等的边界上。 系统经过权衡后再向该基址寄存器写入实际映射的空间基址。 求:最大/最小存储映射地址空间? 最小存储映射地址空间=16字节(2^4) 最大存储映射地址空间=2GB(2^31) 扩展ROM基地址寄存器 扩展ROM基地址=FFFF0001h 位0=1,表示扩展ROM访问允许 位[31:11] 第一个为1的是位16,表示映射的存储空间为64K。 这意味着ROM映射的基地址应该起始于64KB的边界 (5)头区域中其它寄存器 中断引脚寄存器 8位只读寄存器,指明设备使用了PCI的哪个中断引脚。1代表INTA#,2为INTB#…… 中断请求线寄存器 8位可读/写寄存器,指明设备的中断引脚和PC机的8259A的哪个中断输入线连。 Min_Gnt/Max_lat寄存器 Min_Gnt用来指定设备需要多长的突发传输时间。 Max_lat用来表示对PCI总线进行访问的频繁程度。 3 配置空间的访问方法 针对x86兼容的系统,PCI协议定义了将处理器发出的I/O或存储器访问识别或转换为配置访问的转换机构,称为配置机构。配置机构是利用两个32位的I/O端口寄存器来访问PCI设备的配置空间的。 配置地址端口寄存器(I/O地址为0CF8H~0CFBH) 配置数据口寄存器(I/O地址为0CFCH~0CFFH)。 第一步,将要访问的总线号、设备号、功能号和双字号写到配置地址端口寄存器。(32位写) 第二步,执行一次对配置数据端口寄存器的I/O读/写。 PCI BIOS 初始化程序只能通过PCI BIOS才能访问PCI配置寄存器。PCI BIOS再通过配置地址端口寄存器和配置数据口寄存器实现其功能。 1、16位PCI BIOS的调用 通过INT 1AH实现:AH=B1H,AL为子功能号。 2、32位PCI BIOS的调用 确认32位BIOS是否存在; 确认BIOS是否支持PCI BIOS,取得PCI BIOS入口地址; 通过对PCI BIOS入口地址的远程调用来实现:AH=B1H,AL为子功能号。 4. PCI中断 1. PCI中断请求 PCI中断线:INTA#、INTB#、INTC#、INTD#。 PCI中断源:PIRQA#~PIRQD#。 PCI中断源连接:通过映射到ISA中断(3~7,9~12,14~15)来实现。 特点: 当PCI中断被映射到一个ISA的IRQ后,该IRQ不可再被ISA设备(通过SERIRQ的中断)使用。PCI中断可与低电平有效的非ISA中断共享同一IRQ。 PCI中断响应 PCI中断响应为单周期响应。 HOST-PCI桥自动将双中断响应周期转换成单中断响应周期。 其他中断响应过程与8259A同,中断类型号通过HOST-PCI桥再返回给处理器。 中断响应周期中可插入等待周期。 中断服务程序入口地址由中断描述符表管理。 PCI中断共享 PCI中断请求信号为漏极开路的。 同一PIRQ不同设备的优先级最后安装的最高。 即:中断向量表中中断向量为同一PIRQ最后安装的设备的中断服务程序入口地址。 PCI中断的状态位通过中断服务程序读取,并处理。 同一PIRQ中断服务实现方法: 采用链表式处理方法。 方法:PNP配置时将同一PIRQ的原中断向量存放到其设备驱动的特定寄存器后才替换为新的中断向量。 8.5 PCI总线控制芯片5933 8.5 PCI控制器S5933的特点: 符合PCI规范2.1的32位接口芯片。 可作为PCI目标设备接口。 可作为PCI主控设备接口。 最高数据传输速度:132MB/s。 使用5V电源。 8.5.2 S5933的数据传送方式 信箱(Mailbox)方式。 传送简单的命令和状态参数,仅能实现目标访问(I/O访问)。S5933有输入、输出Mailbox寄存器各四个,可以采用中断或查询方式,用于传输少量数据(控制参数和状态)。 FIFO 方式。 用于高速批量数据传输。S5933中两个独立的单向FIFO(8 X 32bit),PCI to Add-On FIFO和Add-On to PCI 。PCI主机与ADD-ON可对相关控制寄存器进行访问,实现双向数据传输(DMA方式)。该方式支持主控方式。 PASS-THRU方式。 直接访问ADD-ON资源。使用Pass-Thru通信,必须给S5933外接nvRAM配置芯片,以便给Pass-Thru在PC主机上分配空间,S5933配置空间中6个基址寄存器,与PASS THRU方式有关基址寄存器1#-4#,基址寄存器0#被指定为S5933分配I/O资源,基址寄存器6保留不用。因此S5933可以建立四条Pass-Thru通道,实现单周期和突发(burst)数据传送。 S5933中地址寄存器(APTA)用于存放要访问的资源地址;数据寄存器(APTD)用于暂存被读/写的数据。不支持主控方式。 PCIe系统的拓扑结构 根复合体(Root Complex) 根复合体是将CPU和主存储器连接到PCIe线路结构的设备,相当于PCI系统中的主桥,它可以支持一个或多个PCIe端口,每个端口连出一条PCIe链路,下挂一个端点设备或一个交换开关,上图中根复合体支持3个端口。 根复合体代表CPU启动PCIe事务,代表CPU访问主存储器;能在端口上接收来自PCIe设备的访问主存储器的请求;也可以将事务从一个端口路由到另一个端口。根复合体内部提供中央资源:热插拔控制器、电源管理控制器、中断控制器、错误检测和报告逻辑等。 端点(Endpoint) 端点是一个具体的设备,如以太网、USB或图形设备,是PCIe事务的请求者(启动事务)或完成者(响应事务)。端点使用PCI类型0配置头标,每个端点初始化时设置一个设备ID(请求者ID或完成者ID),由总线号、设备号和功能号组成。端点作为挂连在一条链路上的唯一设备,设备号总是0。类似于PCI设备,PCIe也有多功能端点,每端点最多支持8个功能,其中必须有能能0。 端口(Port) 端口是PCIe设备与链路之间的接口,由差分发送器和接收器组成。指向根复合体方向的端口为上游端口;离开根复合体方向的端口为下游端口。端点上只有上游端口,根复合体上只有下游端口,交换开关上有上、下游端口。一个端口中接收包的是入端口,发送包的出端口。 PCIe到PCI/PCI-X的桥 通过PCIe到PCI/PCI-X的桥设备,原PCI/PCI-X总线和设备也可以纳入PCIe系统,PCI/PCI-X总线随系统统一编号。图中标示了一条PCI/PCI-X总线及其扩展槽。 请求者和完成者(Requester&Completer) 请求者是PCIe线路结构中发起事务的设备,根复合体和端点都可以担当请求者。完成者是被寻址的设备或者说是请求者的目标设备,请求者从完成者读数据向完成者写数据,根复合体和端点都可以成为完成者。 PCIe的事务包括以下四种: 存储器事务、IO事务、配置事务和消息事务。根据事务是否需要返回完成包,这些事务又分为转发和非转发事务。 在TLP的传递和事务的执行过程中,涉及到请求者和完成者,发送者和接收者4个实体,它们之间的关系如下图所示。 TLP数据包类型 PCIe设备层次 PCIE设备层次 PCIe规范规定对于设备的设计采用分层结构,包括事务层(Transaction)、数据链路层(Data Link)、物理层(Physical),它们在垂直方向又可以进一步分成两部分:处理出站流量的发送部分和处理入站流量的接收部分。 PCIe两个互连的设备采用事务的方式通信。 事务是指为实现设备间某种信息传送而定制的由一个或若干个包组成的发送序列,事务通过事务包(Transaction Layer Packet,TLP)具体实现。 根据设备的分层结构,在链路上传送的包有事务层包(TLP)、数据链路层包(DLLP)、物理层包(PLP)。 PCIE 设备各层的功能关系 发送设备A的事务层根据来自发送设备核的信息,构建发送TLP,有三个字段。发送TLP在送上链路之前,本设备的数据链路层和物理层要对它进行组装,数据链路层层为TLP分配一个序列号(Seq Num),计算出包括序列号在内的链路CRC (LCRC),附加在TLP的头和尾;物理层再加上起始(STP)和结束(End)帧控制字符。 目标接收设备B的数据链路层和物理层对接收TLP进行图中所示的拆解,如果没有错误,将TLP发送至接收者的事务层,在事务层,信息被译码并送至设备B的核。 事务层包(TLP) PCIE 设备各层的功能关系 数据链路层包(DLLP) 物理层包(PLP) 在每一个PCIe设备中可以具有3个地址空间:存储器空间、IO空间和配置空间,其中存储器空间和IO空间是否存在和空间大小与设备的类型和用途有关,取决去设备的具体设计,而配置空间是每个设备必须的,而且空间的布局结构与大小是统一的。 挂在总线上的设备内含有单个或多个功能,每个功能提供单独的可使用的机能。配置空间是与功能相关联的,每个功能有自己独立的配置空间。 配置空间由配置寄存器组成,它是设备硬件与软件进行联系和交互的区域,是设备实现即插即用的基础。 每一个功能的配置空间容量为4KB。 配置空间的布局 配置空间的布局按地址的顺序分别是配置头标区、PCI设备专用寄存器及新能力寄存器组区以及PCI Express扩展配置空间。 头标有两种结构:非桥设备采用类型0头标区,桥设备采用类型1投标区 。 最后一个区里设置了PCI Express设备的一些可选的扩张配置寄存器。 头标区 该区内的寄存器有的用来识别设备,这主要通过各种ID号来识别,有的用来控制一些通用的性能,有的用来对一些通用的状态进行检测。这些寄存器部分是可选寄存器,部分是必备寄存器。 下面说明几个必备的寄存器。 命令寄存器 该寄存器可读且可写。 状态寄存器 该寄存器只能读。 基地址寄存器 PCIe的存储空间和IO空间是在各自的空间里统一编址,一个PCIe设备占有系统存储空间或IO空间的一部分,对PCI内的基地址寄存器进行配置,然后映射到存储器或IO空间中的某个区域。 中断线和中断引脚寄存器 中断寄存器可读可写,传达中断连线信息。操作系统或设备驱动程序可读此寄存器中的信息,以确定设备使用哪个系统中断请求来请求中断服务,从而获知与中断向量表中的哪一项挂上钩。 中断引脚寄存器,为只读寄存器,其值标识该功能为产生中断向上游发送的是哪一条中断消息(INTA、INTB、INTC或INTD)。

急诊pci ppt:这是急诊pci ppt,包括了急诊PCI概念及适应症,急诊PCI围手术期的管理,急诊PCI并发症及处理,急诊PCI围手术期药物治疗注意点等内容,欢迎点击下载。

pci护理ppt:这是pci护理ppt,包括了什么是PCI术?PCI术的手术过程?(难点),PCI术前需做哪些准备?PCI术后的观察重点等内容,欢迎点击下载。

急性冠脉综合症pci他汀ppt:这是急性冠脉综合症pci他汀ppt,包括了ACS患者近期死亡风险高,ACS患者综合管理,美国心脏病学杂志主编Roberts教授对他汀类药物评价等内容,欢迎点击下载。

推荐PPT

PPT分类Classification

Copyright:2009-2015 rsdown.cn Corporation,All Rights Reserved 红软PPT免费下载网版权所有

粤ICP备14102101号