电磁兼容整改PPT下载

这是一个关于电磁兼容整改PPT，包括了概述，产品设计与电磁兼容设计，结构设计，PCB设计，接地设计，电磁兼容与可靠性等内容，电磁兼容培训主要内容 1 概述 2 产品设计与电磁兼容设计 3 结构设计 4 PCB设计 5 接地设计 6 电磁兼容与可靠性电磁兼容基本定义国家标准GB/T4365-1995《电磁兼容术语》对电磁兼容所下的定义为“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力 ”。该标准等同采用国际标准IEC60050（161）。电磁兼容（EMC—Electromagnetic Compatibility）是一门新兴的综合性学科，主要研究电磁干扰和抗干扰的问题。即怎样使在同一电磁环境下工作的各种电子电气设备、器件或系统，都能正常工作，互不干扰，达到兼容状态。它以电磁场和无线电技术的基本理论为基础，并涉及许多新的技术领域，如微波技术、微电子技术、计算机技术、通信和网络技术以及新材料等。电磁兼容技术研究的范围很广，几乎涉及所有现代化工业领域。常用名词电磁兼容环境进一步恶化 高频化、高密度化 近年来，电子产品向高频化发展的趋势十分明显。如计算机的时钟频率已从30MHz提高到100MHz以上；移动通信从频道（900MHz）发展成双频道（900MHz、2000MHz）。信号频率越高，越容易产生辐射和耦合，而且越难以抑制和屏蔽，致使电磁干扰加剧。当今在空间传播的电磁波的频点之密、频谱之宽、空域之广、能量之高均是前所未有的，大大恶化了电磁环境，欢迎点击下载电磁兼容整改PPT。

电磁兼容整改PPT是由红软PPT免费下载网推荐的一款生活PPT类型的PowerPoint.

电磁兼容培训主要内容 1 概述 2 产品设计与电磁兼容设计 3 结构设计 4 PCB设计 5 接地设计 6 电磁兼容与可靠性电磁兼容基本定义国家标准GB/T4365-1995《电磁兼容术语》对电磁兼容所下的定义为“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力 ”。该标准等同采用国际标准IEC60050（161）。电磁兼容（EMC—Electromagnetic Compatibility）是一门新兴的综合性学科，主要研究电磁干扰和抗干扰的问题。即怎样使在同一电磁环境下工作的各种电子电气设备、器件或系统，都能正常工作，互不干扰，达到兼容状态。它以电磁场和无线电技术的基本理论为基础，并涉及许多新的技术领域，如微波技术、微电子技术、计算机技术、通信和网络技术以及新材料等。电磁兼容技术研究的范围很广，几乎涉及所有现代化工业领域。 常用名词电磁兼容环境进一步恶化 高频化、高密度化 近年来，电子产品向高频化发展的趋势十分明显。如计算机的时钟频率已从30MHz提高到100MHz以上；移动通信从频道（900MHz）发展成双频道（900MHz、2000MHz）。信号频率越高，越容易产生辐射和耦合，而且越难以抑制和屏蔽，致使电磁干扰加剧。当今在空间传播的电磁波的频点之密、频谱之宽、空域之广、能量之高均是前所未有的，大大恶化了电磁环境。 高速数字化 　这些年来数字电路发展非常迅猛，计算机、通信、音像、OA、控制、仪表等许多电子产品都采用数字电路。数字电路是常见的电磁干扰源，同时数字电路的抗电磁干扰能力较弱，在电磁干扰下有时会产生误动作，特别值得注意的是，近年来数字电路向高速发展，数字逻辑电路的频率达到50MHz以上；脉冲信号的上升/下降时间不超过信号周期的5％，这样陡的快速跳变信号包含了更多的频率更高的高次谐波分量。这样，就更容易产生电磁干扰。 低电压化一些电子产品，特别是便携式电子产品，为了节省电源和缩小体积，要求IC及半导体有源器件的工作电压降低，向低电压方向发展。显然，电压降低之后，它们对瞬变电压、浪涌电压、静电放电等电磁干扰的抵抗能力明显下降，因而对电磁环境提出了更高的要求。甚至需要对IC、CMOS、MOSFET等器件采用抗电磁干扰元件加以保护。高功率化 　　为了增大作用距离和提高性能，雷达、广播、通信等发射机、差转台、基站的发射功率与日俱增。对电磁环境的污染越来越严重。机电产品数字化控制电工产品、机电产品向多功能化、数字化、智能化发展。过去，电工机电产品属于强电范围，与弱电关系不多，而现代化的电工机电产品都大量地使用了先进的电子技术，甚至可以说没有芯片的产品就没有市场，这也是增加电磁兼容紧迫性的原因之一。 电磁干扰类型----自然干扰 人为电磁干扰源分类及特征 信息化作战特点信息化作战，最突出的变化是战场结构不同了，复杂电磁环境从传统战场环境要素中脱颖而出，居于主导战局的显赫地位 。在相对狭窄的战场空间，种类繁多的信息系统和电子设备云集密布，大量电磁辐射互扰自扰，加之敌对双方还绞尽脑汁地施展电磁对抗手段，其复杂性可想而知。网络化信息化作战模式   使用频率 电磁兼容特点--综合性电磁兼容对设备和系统的突出影响二、产品设计与电磁兼容设计目前设计阶段现状 目前阶段，设计人员已经有了一定EMC的技术，在产品功能设计的同时，考虑EMC问题，如产品设计时会考虑滤波，屏蔽，接地等。设计人员通过短期的培训以掌握EMC设计的基本方法，因此能从设计的早期阶段就考虑一定的EMC设计策，这对仅通过整改的方法来解决所有的EMC问题已经有了很大的进步，但是，处于这个阶段的EMC设计，也有很多局限性，具体表现在： a. 参与EMC设计人员掌握了一些EMC设计原理和理论知识，如，懂得如何设计滤波器、如何设计屏蔽，如何进行PCB布线，如何防止串扰等等，但是设计人员往往缺乏结合产品系统的特点，从产品系统结构构架上来考虑EMC问题。 b. 设计太理论化，而且各个部分的设计相对分散。如，选择各个EMC性能非常好的模块组合在一起不一定是一个EMC性能很好的系统。 企业现状管理问题 ----项目计划、资金支持、人员培养人才问题 ----总体人才、设计人才、试验和质量 技术问题 ----核心技术、专业技术解决三个没有转变意识企业需要解决产品设计工程师的电磁兼容经验与意识问题。作为产品的硬件工程师，除了原先必须掌握的电路设计知识外，还必须掌握EMI辐射的设计知识以及一定的抗干扰设计方法，如ESD静电抗干扰。这样硬件工程师才能在产品设计过程中，如原理图设计、PCB设计阶段考虑电磁兼容问题，保证后续产品验证时能通过测试。加强培训学习另外，PCB设计工程师也需要掌握相应的器件布局、层叠设计、高速布线方面的EMC设计知识，保证不因为PCB设计不良产生EMC问题。结构工程师需要了解产品结构的屏蔽设计知识，了解开孔、缝隙处理方面的知识，保证不产生辐射泄露。但目前中国大部分企业硬件工程师、PCB工程师、结构工程师、系统工程师等都缺乏相应的EMC经验。所以企业内部需要通过一定专业技能培训学习，弥补经验的不足，同时在实践中加以应用，才能使公司的整体电磁兼容设计水平快速提升 。 产品设计与电磁兼容设计 EMC领域可以用这样一句话来形容:“每一件事情都不在计划之列，这就是为什么EMC领域被看作是一门“黑箱艺术”。事后控制不如事中控制，事中控制不如事前控制，可惜大多数人均未能体会到这一点，等到错误的决策造成了重大的损失才寻求弥补。电磁兼容是设计出来的，不是试验出来的。 电磁兼容综合设计需要以下技术 a）屏蔽技术 b）安装衬垫 c）接地技术 d）滤波技术 e）去耦 f）适当的印制线选定 g）绝缘和隔离 h）电路阻抗控制 i）I/O互连设计 j）设计用于组件内部的PCB抑制技术设计准则接口终端 1）保护所有I/O，达到与预期应力形式和强度相当的程度。这可能需要电缆屏蔽作为第一屏障； 2）使用低通滤波防止高频干扰； 3）只要可能就采用差动连接线传输信号。共模抑制电路将会抑制干扰信号； 4）在极端情况下，如果干扰作用于超敏感电路，那么通过光学连接线对接口进行电子隔离； 5）平衡和匹配接口 数字电路数字电路参数主要由系统要求和所用装置技术类型决定。与模拟电路不同，如果工作频带可以控制，那么数字脉冲的傅立叶分量会占据扩展至VHF的宽频谱。 因此重要的是通过注意以下因素控制产生的频谱： a）最大脉冲升/降时间。在通用的逻辑类型中，CMOS的上升时间最长，一般为100ns，而ECL和肖特基的上升时间仅为几ns。其他类型的TTL的上升时间一般约为10ns； b）最小脉冲频率； c）最小脉冲过冲和振荡 d）连接电缆终端阻抗匹配。 脉冲信号的频谱包络线电磁兼容科学设计方法 --系统流程法 (System Flow Method)系统流程法，即主要在研发流程中融入EMC设计理念，在产品设计的各个阶段进行EMC设计控制，把可能出现的EMC问题在研发前期进行考虑；设计过程中主要从产品的电路（原理图、PCB设计），结构与电缆，电源模块，接地等方面系统考虑EMC问题，针对可能出现EMC问题进行前期充分考虑，从而确保产品样品出来后能够一次性通过测试与认证！ 产品设计历程 一个产品的设计主要经历总体方案设计、详细设计、原理图设计、PCB设计、产品结构试装、联调测试、定型试验几个阶段。目前业界多数研制单位在前期设计阶段没有系统考虑EMC方面问题，往往是在在产品样机出来再进行EMC摸底测试，如果这时测试通过，则是比较幸运的。但很不幸的是，大多数情况下是不能测试通过的，这时出了问题进行整改并需要对产品重新设计，常常会要进行较大改动。 这个阶段产品电磁兼容出现问题原因比较多，如果是因为屏蔽问题往往会涉及结构模具改动，如果因为接口滤波问题就会对产品原理图进行改动，同时导致PCB的重新设计，还有可能会因为系统接地问题，那就会对整个产品系统重新做调整，重新设计。既浪费时间又浪费经费。（型号研制有教训）设备电磁兼容状态的技术控制电子产品电磁兼容性设计需要注意以下四个问题一、必须在产品研制开发的初始阶段，同时进行电磁兼容性设计二、芯片等有源器件的选用和印制电路板设计是关键三、地线设计是最重要的设计，也是难度最大的一项设计四、屏蔽技术用来抑制电磁干扰沿着空间的传播详细方案设计阶段 在产品详细方案设计阶段主要提出对产品总体硬件EMC设计方案，如:电源接口，信号接口，电缆选型，接口结构设计，连接器选型等提出详细的EMC设计与选型要求.确保后续实施过程中能够重点关注注意这些要点。     如果我们设计某个控制器，就需要注意内部数字电路模块与模拟电路模块的隔离，需要从内部空间考虑数字电路对模拟电路的干扰，同时重点注意内部电缆接口滤波处理。     这个阶段产品硬件设计人员应该根据已有的规范提出EMC详细方案，由质量或专门的EMC工程师进行把关检查。（设计文件作用）。 产品原理图设计阶段     在产品原理图设计阶段主要对产品内部的主芯片的滤波电路设计，晶振电源管脚的滤波电路，时钟驱动芯片的滤波电路设计，电源输入插座的滤波电路设计，对外信号接口的滤波电路设计，以及滤波和防护元器件选型，单板功能地和保护地属性的划分，单板螺丝孔的属性定义等提出详细的方案，确保滤波、接地的EMC手段在此阶段进行实施。 产品PCB设计阶段     在产品PCB设计阶段，主要考虑对EMC影响巨大的层叠结构设计、关键元器件的布局考虑以及高速数字信号布线。层叠结构设计主要考虑高速信号与电源平面的回流。布局阶段特别要考虑PCB上面的关键芯片器件摆放，如晶振位置，数字模拟电路设置，接口防护滤波电路的摆放，高频滤波电容等摆放，PCB的接地螺钉个数和位置设置，连接器的接地管脚设置，地平面和电源平面的详细分割等。在布线阶段将重点考虑高速不跨分割，关键敏感信号的走线保护，减小串绕等。 曾经有一款产品由于晶振布局位置不当，靠近接口电缆导致电磁兼容辐射发射项目测试超标，就是因为在PCB布局阶段没有考虑好晶振这样关键器件的布局！     产品结构设计阶段     在产品结构方案设计阶段，主要针对产品需要满足EMC法规标准，对产品采用什么屏蔽设计方案、选择什么屏蔽材料，以及结构的可实现性提出设计方案，另外对屏蔽体之间的搭接设计，缝隙设计考虑，同时重点考虑接口连接器与结构件的配合。 产品初样调试阶段     在产品初样试装阶段，主要是对产品设计前期总体设计方案，详细设计方案，PCB布局设计以及结构模型等各个环节的EMC设计控制措施的检验，看看前期提出设计方案的执行程度；另外主要检查检查电路单板与结构之间的配合，是否还存在EMC隐患，提前发现问题，便于后续研制产品正样的时候一起完善。     通常我们会在这个阶段发现一些结构加工工艺问题以及设备内部电缆走线错误，需要更正。 三、屏蔽结构设计屏蔽结构设计 1 屏蔽材料本身 2 成本控制 3 连接器 4 电缆 5 滤波器安装结构 6 工艺的可实现性选择屏蔽方案 屏蔽箱体具有三种重要作用： a）减少内部干扰源的辐射 b）保护内部电路免受外部辐射场的影响 c）为电缆屏蔽和抑制装置的搭接提供基准对于产品应该选用什么屏蔽方案，应该考虑成本、技术难度以及操作性等其他方面的综合因素，一般应该参照以下原则： 最好采取综合的方案，即根据实际情况，综合选用不同级别的屏蔽方案，达到综合性能最优的目的；对于比较复杂的产品，可以采用多级屏蔽的方式， 这样每级屏蔽性能要求都不高，技术上比较容易，综合屏蔽效果却十分好，而且成本也不高。屏蔽设计的基本原则 屏蔽体结构简洁，尽可能减少不必要的孔洞，尽可能不要增加额外的缝隙； 避免开细长孔，通风孔尽量采用圆孔并阵列排放。屏蔽和散热有矛盾时尽可能开小孔，多开孔，避免开大孔； 足够重视电缆的处理措施，电缆的处理往往比屏蔽本身还重要； 屏蔽体的电连续性是影响结构件屏蔽效能最主要的因素，相对而言，材料本身屏蔽性能的影响是微不足道的（低频磁场例外）；足够细心，电磁兼容设计必须注意每一个小环节，稍不注意就可能功亏一蒉； 有强烈的成本意识，注意高性能是以高成本为代价的。电磁密封衬垫的主要参数电磁密封衬垫的安装方法 孔洞处理由于指示灯、操作按钮、观察孔等需求会导致结构件上开各种孔洞，对于这些孔洞的屏蔽设计时按照以下步骤考虑： i. 最好将这些指示灯、操作按钮、观察孔等设置在屏蔽体之外； ii. 建议选用屏蔽的元器件，例如带屏蔽的指示灯、按钮以及屏蔽玻璃等，这时需要注意安装缝隙的屏蔽效果； iii. 采用加屏蔽罩的方法将这些孔洞屏蔽起来；显示窗/器件的处理操作器件的处理屏蔽电缆穿过屏蔽机箱的方法电源线滤波器起什么作用，选型时考虑哪些参数，电源线滤波器时要注意什么问题？ 电源线滤波器的作用是抑制传导发射电流沿着电源线传播。选型时要考虑插入损耗（共模和差模）、额定电流、电压、有效的频率范围等参数，使用时要注意安装方法，必须射频接地良好，输入输出隔离、防止滤波过的导线部分再次污染。 进行结构电磁兼容设计时，有一个原则是经过滤波的电源线要尽量远离各种信号电缆，这是为什么？ 答：如果电源线与信号电缆靠得很近，信号电缆上的高频信号会耦合到电源线上（特别是已经滤波过的部分），造成电源线上的传导发射超标。屏蔽+滤波=通过GJB151A 四、PCB板级设计 电路或线路板电磁兼容性设计时要特别注意关键信号的处理，关键信号指那些信号？ 答：从电磁发射角度考虑，关键信号线指周期性信号，如本振信号、时钟信号、地址低位信号等；从敏感度的角度考虑，关键信号指对外界电磁干扰很敏感的信号，如低电平模拟信号。周期信号是重点关注上升下降沿与频谱 PCB板级设计在EMC设计中，关键是有源器件的正确选型和PCB设计----控制源头--印制电路板的设计最为重要 PCB设计设计目的：使板上各部分电路之间没有相互干扰；印制板对外的传导发射和辐射发射尽可能降低，达到有关标准要求；外部的传导干扰和辐射干扰对板上的电路基本无影响。设计的步骤：选取印制板类型；确定元器件在板上的位置；依次布置地线、电源线、高速信号线，低速信号。 PCB设计的准备信息 1 器件: 数量（密度）、器件大小、封装形式； 2 布局：整体布局要求、器件位置、有无大功率器件、器件散热有无特殊要求； 3 速率：数字芯片数率如何、如何分区、哪些是低速、中速、高速区，哪些是接口的输入/输出区； 4 信号线：种类、速率及传送方向，总线速率、走向及驱动情况，关键的信号有哪些？需要采取什么保护措施。 PCB设计的准备信息 5 电源的种类、地种类，以及对电源、地的噪声容限要求，电源、地层平面的设置问题？电源、地平面的分割如何设计？ 6 时钟线：时钟线种类、速率、时钟线的来源和去向如何？单板内时钟延时要求？其最长走线要求？驱动能力如何？ 下手之前先规划、讨论。电子设备内部的干扰源 TTL的开关噪声：开关电流，几十到几吉赫的高频，产生的虚状噪声约0.5-1.5伏，宽5-10纳秒。TTL逻辑元件也极易受影响，2伏20纳秒的噪声就使TTL逻辑器件发生误动作。动态RAM：DRAM利用电荷存储数位信息，充放电电流的峰值为100mA，频率可达100MHz，电源线和接地线产生串扰和公共阻抗噪声。电源和接地：电源输入的过渡过程，负载变化产生快速脉冲电流，经电源和接地通路产生干扰。振荡器体及变压器：工作时会在周围辐射高频电磁波。静电放电和I/O端的干扰：经过信号线和连接器，外界的电磁干扰进入电子设备，内部干扰源向外辐射。逻辑器件的上升时间和电压变化不同逻辑器件 典型的噪声极限(边界) 􀁺电路设计的时序是数字电路设计中必须注意的问题。特别是高速电路，时序设计尤为重要。实际设计中，因时序设计不当而引发的问题举不胜举。时序设计不对，有时电路也能工作。但是，在设计控制译码电路时，切记两个原则：􀁺 1、写时序：总线控制的结束沿要晚于写器件的写控制结束沿；􀁺 2、读时序：读器件的读控制结束沿要晚于总线控制的结束沿. 下面的一些系统要特别注意 抗电磁干扰     (1) 微控制器时钟频率特别高，总线周期特别快的系统。    (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。    (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。 层板的选择在设计印制电路板时，应优选多层板，将数字电路和模拟电路安排在不同层内；电源层应靠近接地层，并在接地层下方；骚扰源应单独安排一层，并远离敏感电路层。应注意，单面板虽然制造简单、装配方便，但只适用于一般电路要求，不适用于高组装密度或复杂电路的场合；而双面板适用于只要求中等组装密度的场合。印制电路板设计的基本原则是：20—H原则，H是两层面的距离，即元、器件平面应比接地层平面小20倍H，才能减小辐射；2—W原则，W是导线宽度，即导线间距不小于两倍导线宽度；导线应短、宽、均匀、直，如果转弯，应使用圆角；导线宽度不要突变，导线不要突然拐角。 布局的基本准则在PCB 设计中，元器件布局是一个重要的环节，布局结果的好坏将直接影响布线的效果，合理的元器件布局是PCB 设计成功的第一步。关键器件必须按照信号流向放置；以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB 上．尽量减少和缩短各元器件之间的引线和连线长度。电源靠近电源模块输入口放置，减少内部连接线缆长度。单板上高频辐射源不要靠近接口，不要靠近通风孔，以及电源输入线缆等，下图中方框标出的为产品晶振，在布局阶段考虑放置在单板的中间，不靠近接口等位置。 地和电源策略 确定了器件的大体位置后，就可以定义地平面和电源平面了。实现这些平面是需要一些策略技巧的。　　在PCB中不使用地平面是很危险的，尤其是在模拟和数字混合信号设计中。其一，因为模拟信号是以地为基准的，地噪声问题比电源噪声问题更难应对。例如，有些A/D转换器(MCP3201)的反相输入引脚是接地的；二，地平面还对噪声有屏蔽作用。采用地平面可以很容易解决这些问题，但是，如果没有地平面，要克服这些问题几乎是不可能的。　　 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。处理好接地线印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。 PCB布线设计准则只要遵循如下几个准则，良好的布线技巧并不难掌握： 1. 检查器件相对于接插件的位置，确保高速器件和数字器件最靠近接插件。 2. 电路中至少要有一个地平面。 3. 使电源线比板上的其它走线宽。 4. 检查电流回路，寻找地线中的可能噪声源。这可通过确定地平面上所有点的电流密度和可能存在的噪声量来实现。 5. 正确旁路所有器件，将电容尽量靠近器件的电源引脚放置。使所有走线都尽量短。 6. 查看所有的高阻抗走线，逐条走线查找可能的电容耦合问题。 7. 确保对混合信号电路中的信号正确滤波。   印制板布线设计的一般原则时钟设计时钟板一定需要多层板(也可局部) 时钟电路严禁采用自动布线器，必须手动进行布线; 时钟电路应位于底板或接地板的中心，不放在输入或输出端附近。如果时钟信号需要由主板引出并送到子板去，时钟线应布置在远离其它引线处并直接接到连接器上去。 减小时钟电路辐射的方法在连接器处要进行终端匹配，否则时钟线条会由于处在开路状态而构成为单极天线。振荡器或晶体要直接连接到PCB上去不要采用插座。插座会增大引线长度，而且还会既向内部又向外部辐射能量，会增大电磁干扰水平。在临近的布线层不要把其它印制线靠近、直接布在时钟线下、或经过时钟振荡器区(通常定为禁止布线区)。必要时加法拉弟笼进行屏蔽。 5MHz以上的时钟振荡器要用成品振荡器，而不能采用分立的元件和晶体搭成振荡电路。采用保护线和分流线 时钟电路的电磁兼容设计 时钟电路在数字电路中占有重要地位，对实现数字电路功能起决定作用。同时，时钟电路也是产生电磁辐射的主要来源。时钟电路设计质量是保证达到整机辐射指标的关键。时钟电路设计中主要考虑的问题有：阻抗控制、传输延迟、印制线条上接入容性负载的影响、时钟区与其他功能区的隔离、同层板中时钟线条屏蔽等问题。 电路中的强辐射信号 五种常用的终端匹配方法并联电阻 该电阻必须等于线条的波阻抗的阻值 R = Z0 电阻的另一端通常接到地上其值一般在50～150Ω 问题是消耗能量很少用于TTL和COMS设计并联端接匹配对具有快速时钟/脉冲的总线非常合适。代维宁网络 在TTL逻辑电路中使用最好其电阻取值为但是如果使用在即有CMOS又有TTL元件的电路时要特别注意，因为开关电压应当是相对器件输入电压的，不恰当的阻值能影响元件动作阈值。缺点：功耗也比较高会引起不可靠的操作 RC网络 RC网络可提供好的信号质量，但其代价是增加元件；在TTL和CMOS两种系统中都是很好的终端方法电阻能匹配线条阻抗，电容能保持元件的直流电压水平 信号线会受到很小的延迟；要注意使电阻和电容构成的RC网络的时间常数要比传播到负载的延迟时间的2倍要大些； RC网络在总线设计中有很好的应用二极管网络用于差分或对称网络的情况中二极管用于限制线上的过冲并保证电路的低功耗，但是，二极管网络的主要缺点是对高速信号的频率相应不好，二极管处会发生抖动； 光隔离装置缺点：与变压器相比，光隔离器用于数字传输通常很划算，但是用于模拟传输时费用高得多光隔离器的应用需要认真考虑，如右上图错误示例和下图正确示例所示 铁氧体磁环是抑制电缆共模辐射的有效器件，在使用时要注意什么问题？ 答：首先要选择抑制电磁干扰用的铁氧体材料，其次，磁环的内径要尽量小，紧紧包住电缆，铁氧体磁环的外径和长度尽量大（在满足空间要求的条件下）。将电缆在磁环上绕多匝，可以提高低频的效果，但高频的效果会变差。铁氧体磁环的安装位置要靠近电缆的两端。五、接地设计导致地线干扰问题的根本原因是什么？ 答：地线的阻抗是导致地线问题的根本原因，由于地线阻抗的存在，当地线上流过电流时，就会产生电压，形成电位差，而我们在设计电路时，是假设地线上各点电位是相同的，地线电位整个系统工作的参考电位，实际地线电位与假设条件不同导致了各种各样的地线问题。 为什么数字电路地线和电源线上经常会有很大的噪声电压？怎样减小这些噪声电压？ 答：数字电路工作时会瞬间吸取很大的电流，这些瞬变电流流过电源线和地线时，由于电源线和地线电感的存在，会产生较大的反冲电压，这就是观察到的噪声电压。减小这些噪声电压的方法一是减小电源线和地线的电感，如使用网格地、地线面、电源线面等，另一个方法是在电源线上使用适当的解耦电容（储能电容）。接地设计需要设置多少种地(重视和不了解都关心)？各种地在那里分开或合一？各种地通过什么器件连接？通常有四种接地：信号地或信号参考地、电源地、屏蔽地和结构地。实际上不存在理想的地，地平面和地线上都有一定的电位分布，不存在理想的等位面。 如何安排电缆线的接地接地线越短越好如果有瞬时大电流存在，最好选择单点接地，接地线应选择较粗线可将大电流安全疏导到地；高频应选择多点接地，接地点选择在靠近射频元件处，注意接地点的间距与噪声频率波长有关。 正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1-10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量布置栅格状大面积接地铜箔。 接地方式比较 接地方式：浮地、单点接地、多点接地浮地：使信号地与其它导体相隔离，包括系统的结构地。采用变压器隔离、光隔离和继电器隔离等方式。可以避免干扰信号进入信号电路，但容易产生静电荷堆积。单点接地：只有单点与地相接，可以消除信号地系统中的干扰电流闭合回路，使干扰电流的磁影响最小，但容易产生天线接受或发射效应。多点接地：可以消除地线上的高频驻波现象，但容易产生接地回路增加电磁耦合。采用桥接法的地平面分割示意数字地和模拟地分割如果一定要采用分割的地，则要建立“地连接桥”。一般建议——使用统一“地” 将PCB分区为模拟部分和数字部分。保证数字信号返回电流不会流入到模拟信号的地。 模拟信号在电路板所有层的模拟区内布线；数字信号在数字电路区内布线。不合适的地平面分割示意原 因: 采用上述分割方法，信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过大环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地通过一个长导线连接在一起会构成偶极天线。接地策略 (1) 将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。 (2) 尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于印制线路板的允许电流。如有可能，接地线的宽度应大于3mm。接地策略 (3) 将接地线构成闭环路设计只由数字电路组成的印制线路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制线路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。 (4) 全地平面 当采用多层线路板设计时，可将其中一层作为“全地平面”，这样可减少接地阻抗，同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线，也是起着同样的作用。 数字系统辐射发射数字地、模拟地划分充足的地线电缆 引出电路板的电缆也应当考虑电流环路问题。每个信号都应是两线对，一条传送信号，另一条供给返回信号。这两条线应当彼此靠近以减小环路。图a 和b 示意了较差的配置，而图c 示意了正确的配置。 电磁干扰实例 -- FTU 继电器干扰 现象：在控制继电器动作后，CPU 不停的复位，继电器不停的开/合动作。原因：继电器动作时继电器线圈相当于自耦变压器，产生很高（数千伏）的快速脉冲，并通过控制线返回系统，干扰了系统的正常运行，导致系统复位。如此反复。解决办法：继电器线圈两端并接反向二极管。感性负载在感性负载中要加入抑制电路以限制在关闭电源时电压的升高。可以采用下面的建议来设计合适的抑制电路。设计的有效性取决于实际的应用，所以你必须调整其参数以适应你的应用。要保证所有的器件参数与实际应用相符合。军用装备和民用设备接地要求的差别 印制线路板是电子产品最基本的部件，也是绝大部分电子元器件的载体。当一个产品的印制线路板设计完成后，可以说其核心电路的干扰和抗扰特性就基本已经确定下来了，要想再提高其电磁兼容特性，就只能通过接口电路的滤波和外壳的屏蔽来“围追堵截”了，这样不但大大增加了产品的后续成本，也增加了产品的复杂程度，同时降低了产品的可靠性。可以说一个好的印制线路板可以解决大部分的电磁干扰问题，只要同时在接口电路排板时增加适当瞬态抑制器件和滤波电路就可以同时解决大部分抗扰度问题。 PCB板的电磁兼容设计是一个技巧性很强的工作，也需要大量的经验积累。一个电磁兼容设计良好的PCB板是一个完美的“工艺品”，是无法抄袭和照搬的。一定要注意一种错误的认识PCB板就不必考虑产品的电磁兼容性能，而只通过外围电路和外壳进行补救了。 在PCB设计中能遵守一些基础的设计规则，也可以解决大部分的电磁兼容问题，再通过少量的外围瞬态抑制器件和滤波电路及适当的外壳屏蔽和正确的接地，就可以完成一个满足电磁兼容要求的产品。 PCB板级预测试 通过频谱图可以发现干扰源的主频。通过空间图可以定位干扰源的具体位置，便于在干扰源附近采取手段。 六、电磁兼容与可靠性电磁兼容与可靠性 电磁兼容可靠性控制的第一个环节应该是设计控制，电磁兼容的性能就主要在开发阶段来控制，尤其是部件的元件布局和排版阶段，这是设计过程中电磁兼容控制的关键阶段。 线路板上的导线是最有效的接收和辐射天线，由于导线的存在，往往会使线路板上产生过强的电磁辐射。同时，这些导线又能接受外部的电磁干扰，使电路对干扰很敏感。因此在考虑各部分电路的总体布局时，应该使各种功能集成块与其输入输出负载的路径最短，特别是传输脉冲数据信号的导线。脉冲信号的高频成分很丰富，这些高频成分可以借助导线辐射。电子产品可靠性工程方法通过正确合理的设计方法 保证应用可靠性 常用的可靠性设计方法有如下14种，在产品开发过程中，这些方面都要考虑到，包括做对应的仿真分析，才能够保证设计的产品的可靠性。 可靠性预计 FMEA 可靠性指标论证、分配与冗余设计 电应力防护设计 ESD防护设计 容差分析 降额设计 升额设计 热分析和设计 信号完整性分析 EMC设计 安全设计 环境适应性设计 寿命与可维护性设计 质量控制的基础----文件的作用电磁兼容的设计经验是非常重要的，文件资料可以提供一些可追踪的研制过程的记录，帮助设计师提高设计能力。例如： a  图纸文件:文件档案保证了准确的设计说明，有利于各设计师和生产人员的沟通； b  工艺文件:用于描述产品技术性能、功能和结构的设计文件和指导产品生产制造的工艺文件就显得越来越重要了 。 c  检验和测试报告:研制阶段的最后交付文件。报告一般详细说明了测试的软件和硬件版本配置、全部的测试环境和数据等。生产中的过程控制生产过程中对EMC 的控制也是要注意的一环。主要体现在整机装配的环节上。一般来说产品的设计师如认为在某个环节的装配对EMC特别重要应在作业指导书给予明确规定。例如在机器内部连接电缆的走线方式、电缆所处的位置对产品的EMC是有较大影响的，因此每根电缆的在机器内部的位置必须非常明确，一定要避免出现内部连接线的无序的放置。另外对起屏蔽作用壳体间连接的螺丝的拧紧程度应做规定，还有个别元器件引线长短对EMC有较大影响的，应在生产时作出明确规定。关键器件的控制关键件的确定要根据开发和整改过程的实际情况，并非千篇一律，比如整改中增加的一条接地线，则接地线的长度、粗细、接地点的位置、接地线的连接方式都是关键的。 最后是电磁兼容性能的一致性保证，生产过程中元器件更改和替代是常有的事，如果要求生产的产品和定型的样机一模一样，相信研制都做不到，但是可以通过完善的控制程序，使更改后的电磁兼容性能不降低，保证其性能与定型的样机一致，控制的主要环节是单位必须指定一个电磁兼容质量负责人，他应该对更换，替代的元件进行审核和确认，如果他无法确认的就应该用更改后的样机与定型样机进行测试比较。 采购与工艺的控制采购控制:元件的采购一般都有一个质量确认的过程叫QTR，整机厂家应主动向元件供应厂家提出电磁兼容的性能要求，有条件的要求元件供应厂家提供第三方的检验证明，比如电源滤波器，整机厂家在确认新的元件供应商时，就可以要求按照相关的标准进行检验和送样检验机构的检验报告。 工艺控制:脚踏实地做好过程控制，如果一个产品的设计通过了电磁兼容型试验的话，生产的过程只要严格按照设计文件操作就可以了，关键工序的控制和其它的质量管理控制没有什么两样，设计文件中一般包括一份设计规格书，对屏蔽，关键件安装，扎线等工艺作了明确的图示，如果没有，应向设计部门索取。日常生产的抽样检验和试验应该坚持，及时发现问题反馈给设计部门消除隐患。ted红软基地

emc电磁兼容培训讲义ppt：这是emc电磁兼容培训讲义ppt（部分ppt内容已做更新升级），包括了電磁兼容基本概念，電磁兼容基本概念，EMC/EMI/EMS 定義，EMC就是電磁兼容性,它包含，電磁兼容術語等内容，欢迎点击下载。

pcb电磁兼容设计ppt：这是pcb电磁兼容设计ppt，包括了电磁兼容的基本知识，电磁兼容相关概念，电磁兼容的三要素，传导干扰、空间干扰等内容，欢迎点击下载。

电磁兼容课件ppt：这是一个关于电磁兼容课件ppt，包括了处于电磁场中的电缆，差模电压和共模电压，电磁场在电缆上的感应电压，平衡电路的抗干扰特性，提高共模干扰抑制比的方法，屏蔽静（低频）电场，磁场对电缆的干扰，减小感应回路的面积，抑制磁场干扰的试验数据，导线之间两种串扰机理，耦合公式化简，屏蔽对电容耦合的影响－全屏蔽，部分屏蔽对电容耦合的效果，互电感定义与计算，电感耦合，电感耦合与电容耦合的判别，屏蔽对电感耦合的影响，屏蔽层的磁场耦合屏蔽效果等内容。电缆的EMC设计 主 要 内 容 电磁场在电缆线上的感应噪声 电缆之间的串扰 电缆的辐射干扰处于电磁场中的电缆差模电压和共模电压差模电压 电场产生电压的原理是导线处于不同的电位点，而磁场是通过回路中的磁通时变。电缆中信号线和回线间距极小，线间电压和磁感应电压几乎为零。因此，差模干扰电压无需考虑。电路的干扰主要来自差模电压和电流，而差模感应电压又很小，差模干扰电压是在电路不平衡时，共模电压转换到差模干扰电压的结果 电磁场在电缆上的感应电压平衡电路的抗干扰特性提高共模干扰抑制比的方法 屏蔽静（低频）电场 减小感应回路的面积屏蔽电缆减小磁场影响抑制磁场干扰的试验数据 结构A：在信号线上套一个非磁性材料的屏蔽套，并且单点接地。对于磁场而言，当非磁性材料的屏蔽层单点接地时，信号回路中的磁场没有变化，因此磁场感应是相同的，即这种结构没有屏蔽效果。这种情况屏蔽效果定义为0dB，作为参考点。结构B：将A中的屏蔽层两端接地。这时就能够提供一定的屏蔽效能了。因为由屏蔽层与地平面构成的环路中也感应了电流，这个电流产生了一个与原磁场相反的磁场，使信号回路中的磁场减弱，感应噪声减小，欢迎点击下载电磁兼容课件ppt哦。